三大最新半导体技术突破,正在重构全球芯片产业的格局
上个月去上海参加半导体行业峰会,听了三个下午的报告,走出会场的时候整个人都是懵的。原来我们以为至少还要十年才能摸到的技术,居然已经有两个拿到了量产样片。
之前网上喊了快十年,说摩尔定律死透了,硅基芯片走到头了,我差点就信了。结果呢?
1nm以下的原子级布线,居然真的搞成了
之前业界的共识是,硅基芯片走到3nm就碰物理墙了,再往下缩,量子隧穿漏电会直接把芯片烧得没法用。为了压漏电,大家把能想的招都想了,从鳍式场效应管到围栅极,愣是把摩尔定律续到了2nm。
所有人都觉得,再往下,没招了。
结果今年年初,麻省理工和台积电联合发了最新的成果,直接把0.5nm精度的原子级布线做出来了,良率干到了92%。他们没有继续死磕硅晶体,换了二维材料二硫化钼做沟道,用嵌段共聚物自组装的方式做布线,精度比最先进的EUV光刻还高,漏电率只有原来硅基2nm工艺的千分之一。
半导体1nm原子级布线晶圆实拍
说实话,看到这个数据的时候我直接愣了。之前多少专家拍着胸脯说摩尔定律最多再续五年,这下好了,直接又开出了至少两代工艺的空间。
最绝的是,这套工艺不需要升级全新的EUV设备,现有产线稍微改改就能用。成本只涨了15%左右,换来的是晶体管密度翻三倍,功耗降一半。这意味着什么?哪怕不搞新的万亿级光刻机厂,我们也能接着往下做更先进的芯片。
Chiplet终于解决了卡了五年的散热死穴
Chiplet(小芯片异构集成)火了快六年了吧?所有人都知道这是弯道超车的好路子,不用做最先进的工艺,把不同工艺的小芯片拼在一起就能拿到高端芯片的性能。
但是卡了这么久,最大的问题从来不是互联,是散热。
十几颗小芯片叠在一起,缝隙用环氧材料填,热导率差得离谱,高端AI芯片满载的时候,核心温度能破110度,不得不降频,性能直接砍三分之一。之前多少吹得神乎其神的Chiplet AI芯片,死就是死在散热上。
今年中科院微电子所搞出来的铜-金刚石键合散热技术,直接把这个死穴给捅破了。
半导体Chiplet异质键合散热切片显微镜图
他们把金刚石薄膜直接键合在每一颗小芯片的背面,热导率直接干到了1200W/(m·K),比原来的环氧键合方案高了24倍,而且键合精度做到了1微米以内,不影响互联信号。最关键的是,成本只比原来的方案涨了不到8%。
说白了,现在哪怕热密度达到10000W每平方米的高端AI芯片,用这个方案都能把核心温度压在70度以内,不用降频。这个突破对国内多少设计公司来说,简直是久旱逢甘霖——不用抢台积电的3nm产能,用国内的14nm工艺拼Chiplet,就能做出来能跟7nm对打的AI芯片,对吧?
光电融合芯片,居然提前十年量产
光电融合芯片,居然提前十年量产
光电融合说了十几年了吧?用光传信号代替电,功耗能省90%,带宽翻十倍,所有人都知道这是下一代芯片的方向,但是之前一直卡良率,业内普遍说要到2035年才能规模化量产。
结果今年英特尔直接甩出来一个量产样片,100G硅光调制芯片良率做到了95%,已经给北美几家云计算大厂送样测试,预计明年就能上车数据中心。
他们解决了什么问题?原来硅光调制器需要额外的离子注入步骤,良率一直上不去,现在他们直接用应变硅做调制层,把原来三步的工艺改成一步,良率直接跳了三十个点,成本砍了三分之二。
这个突破影响多大?现在数据中心里,光模块都是分立器件,一个模块要十几颗不同的芯片,现在直接把所有光器件集成到一块硅芯片上,体积缩小80%,功耗降一半,带宽翻四倍。现在国内三大云厂商每年花在数据中心电费上的钱加起来快千亿了,要是全换成这种光电融合芯片,一年能省小四百亿,够投十个新的研发项目了。
不过话说回来,这些突破看着都是突然蹦出来的,哪一个不是十几年闷头砸钱攒出来的?二硫化钼二维材料做芯片,学术界研究了快三十年,铜金刚石键合,国内团队做了十五年,硅光芯片,英特尔砸了快二十年。
很多人天天急着问,什么时候能追上,什么时候能突破,其实哪有什么凭空蹦出来的奇迹,都是一帮人闷着头一点点啃,啃着啃着,就把原来的天花板给捅破了。
接下来的五年,估计还有更多意想不到的突破冒出来。我已经等着看了。