拆解芯片设计研发：为什么说现在的创新早就不是堆晶体管了
去年跟国内一家做GPU startup的硬件负责人喝酒，他拍着桌子吐槽的一句话我到现在都记得。
“现在做芯片设计研发，哪还有什么闲人躺赢，全都是拿命换进度。”
这话真没说错。前几年芯片热的时候，阿猫阿狗都能拉个团队拿融资，喊着做国产芯片，现在潮水退了，才发现大部分连设计研发的基本门都没摸到。
7nm芯片设计后端布局布线图
摩尔定律放缓之后，芯片性能的提升，7成以上要靠架构设计和系统优化，而不是堆晶体管。
说白了，原来设计芯片是“工艺喂饭吃”，现在要自己下锅做饭了。
你说做一款AI推理芯片，客户要放在边缘网关里，功耗不能超过10W，性能要能跑100TOPS，你怎么堆？买通用IP拼起来肯定不行，要么功耗超标，要么面积太大成本下不来，就得从架构定义开始改，改指令集，改存储层次，改数据流，每一步都要试错。
上个月看某海归创业团队的PPT，上来就说自己做了全球最快的NPU，结果一测实际功耗，手机塞进去半小时就关机，这不扯淡吗。
现在芯片设计研发的门槛，早就从“能不能做出能跑的芯片”，变成了“能不能做出在特定场景下PPA达标的芯片”，这个PPA（功耗性能面积）的优化，才是真的杀功夫。
车规芯片设计可靠性验证流程图
我之前听一个做车规芯片的老研发说，他们第一代产品流片回来，发现有个控制模块的老化率不达标，车规要求用十年不坏，这个模块五年就可能出问题，结果整个批次全部废掉，小几千万直接打水漂。
后来他们改了设计流程，在前端验证的时候就加了老化仿真的环节，每一个模块都要过一遍，这才解决问题。你说这个经验值多少钱？
说实话，现在市面上一抓一大把芯片设计创业团队，大部分都是攒出来的，买几个商用IP，找几个应届生写代码，流片一次失败就扛不住了。能熬个两三次流片，把自己的设计流程跑通的团队，就已经赢过八成对手了。
不过话说回来，这也不能全怪创业者，前几年芯片热的时候，投资人就爱听故事，什么“全球第一”“国产替代”，谁愿意听你说我们攒了十年设计经验啊？现在冷下来了，反而能筛出来真正干实事的。
下一波芯片设计研发的创新机会在哪？
现在圈内聊的最多的，就是通用芯片杀成红海，机会都在细分场景。这话我同意。
你非要跟英伟达拼通用GPU，拼生态，那不是找死吗？人家几十年攒下来的CUDA生态，你十年都追不上，不如蹲在细分场景啃硬骨头。
比如现在火的大模型，大家都在抢端侧生成AI芯片，还有数据中心的推理芯片，原来的通用GPU功耗太高，成本太贵，专门针对大模型Transformer结构做架构优化，能效比能翻两三倍，这就是实实在在的需求。还有存算一体、近存计算这些新架构，解决大模型的带宽瓶颈，现在很多团队已经流片出成果了，不是纯PPT概念。
再比如RISC-V，现在国内很多做工业MCU、车规芯片的团队都在用，不用给海外厂商交天价授权费，还能自己定制指令集，适配自己的场景，灵活性高太多了。当然也有问题，生态还是弱，工具链不全，开发者少，这些都是要慢慢磨的，急不来。
还有一个很多人没注意到的变化，就是芯片设计研发的边界已经扩到封装了。现在先进封装，2.5D、3D堆叠越来越普及，原来做设计只要管好自己的die就行，现在要提前跟封装的人协同设计，考虑die之间的互联延迟、散热、信号完整性，原来只会前端设计的团队，根本玩不转。
我前阵子见了一个做3D堆叠AI芯片的团队，他们设计阶段就跟封装厂一起调互联层的密度，前前后后改了五版设计，才把延迟降下来，功耗降了近三成，这放在十年前，根本是设计团队不用管的事。
对吧，行业变了，规则也变了。
我其实挺喜欢跟这些一线做研发的人聊天，没有那么多高大上的口号，聊的都是这次流片哪里出了问题，下次怎么改，哪个模块的功耗还能再降几个点。
最近又有好几个团队流片成功了，下次喝酒，希望他们掏出来的是批量出货的订单，不是只讲给投资人听的PPT。
别被卡脖子新闻骗了：芯片设计研发的门槛早就变了
很多不了解行业的人一提起芯片，就只聊制造，觉得不就是光刻机的事吗，设计有什么难的？ 其实真不是。十年前可能还好，那时候摩尔定律还能跑，工艺升级一圈，晶体管数量翻一倍，性能自然涨三成，设计团队只要跟着工艺节点挪，就能出产品。 现在呢？到了7nm往下，摩尔定律基本躺平了。7nm芯片设计后端布局布线图
摩尔定律放缓之后，芯片性能的提升，7成以上要靠架构设计和系统优化，而不是堆晶体管。
说白了，原来设计芯片是“工艺喂饭吃”，现在要自己下锅做饭了。
你说做一款AI推理芯片，客户要放在边缘网关里，功耗不能超过10W，性能要能跑100TOPS，你怎么堆？买通用IP拼起来肯定不行，要么功耗超标，要么面积太大成本下不来，就得从架构定义开始改，改指令集，改存储层次，改数据流，每一步都要试错。
上个月看某海归创业团队的PPT，上来就说自己做了全球最快的NPU，结果一测实际功耗，手机塞进去半小时就关机，这不扯淡吗。
现在芯片设计研发的门槛，早就从“能不能做出能跑的芯片”，变成了“能不能做出在特定场景下PPA达标的芯片”，这个PPA（功耗性能面积）的优化，才是真的杀功夫。
现在做芯片设计研发，最值钱的是“看不见的资产”
很多投资人算帐，都说设计芯片轻资产，流片才花钱，对吧？错了。 真正值钱的，从来都不是那些能写在资产负债表上的IP授权，或者服务器设备，是那些踩过的坑，攒下来的设计方法论，是团队对自己设计流程的摸透。 就说最核心的时序收敛，一百亿个晶体管，每个路径的延迟都要满足时钟要求，差零点几纳秒都不行。商用EDA工具给的是通用流程，放到你自己的设计上，就是会出各种奇怪的问题，哪些地方要提前加约束？哪些模块要优先布局？这些经验，没人会教你，也写不到论文里，只能自己一次次流片试，砸钱砸出来。车规芯片设计可靠性验证流程图
我之前听一个做车规芯片的老研发说，他们第一代产品流片回来，发现有个控制模块的老化率不达标，车规要求用十年不坏，这个模块五年就可能出问题，结果整个批次全部废掉，小几千万直接打水漂。
后来他们改了设计流程，在前端验证的时候就加了老化仿真的环节，每一个模块都要过一遍，这才解决问题。你说这个经验值多少钱？
说实话，现在市面上一抓一大把芯片设计创业团队，大部分都是攒出来的，买几个商用IP，找几个应届生写代码，流片一次失败就扛不住了。能熬个两三次流片，把自己的设计流程跑通的团队，就已经赢过八成对手了。
不过话说回来，这也不能全怪创业者，前几年芯片热的时候，投资人就爱听故事，什么“全球第一”“国产替代”，谁愿意听你说我们攒了十年设计经验啊？现在冷下来了，反而能筛出来真正干实事的。
下一波芯片设计研发的创新机会在哪？
下一波芯片设计研发的创新机会在哪？
现在圈内聊的最多的，就是通用芯片杀成红海，机会都在细分场景。这话我同意。
你非要跟英伟达拼通用GPU，拼生态，那不是找死吗？人家几十年攒下来的CUDA生态，你十年都追不上，不如蹲在细分场景啃硬骨头。
比如现在火的大模型，大家都在抢端侧生成AI芯片，还有数据中心的推理芯片，原来的通用GPU功耗太高，成本太贵，专门针对大模型Transformer结构做架构优化，能效比能翻两三倍，这就是实实在在的需求。还有存算一体、近存计算这些新架构，解决大模型的带宽瓶颈，现在很多团队已经流片出成果了，不是纯PPT概念。
再比如RISC-V，现在国内很多做工业MCU、车规芯片的团队都在用，不用给海外厂商交天价授权费，还能自己定制指令集，适配自己的场景，灵活性高太多了。当然也有问题，生态还是弱，工具链不全，开发者少，这些都是要慢慢磨的，急不来。
还有一个很多人没注意到的变化，就是芯片设计研发的边界已经扩到封装了。现在先进封装，2.5D、3D堆叠越来越普及，原来做设计只要管好自己的die就行，现在要提前跟封装的人协同设计，考虑die之间的互联延迟、散热、信号完整性，原来只会前端设计的团队，根本玩不转。
我前阵子见了一个做3D堆叠AI芯片的团队，他们设计阶段就跟封装厂一起调互联层的密度，前前后后改了五版设计，才把延迟降下来，功耗降了近三成，这放在十年前，根本是设计团队不用管的事。
对吧，行业变了，规则也变了。
我其实挺喜欢跟这些一线做研发的人聊天，没有那么多高大上的口号，聊的都是这次流片哪里出了问题，下次怎么改，哪个模块的功耗还能再降几个点。
最近又有好几个团队流片成功了，下次喝酒，希望他们掏出来的是批量出货的订单，不是只讲给投资人听的PPT。