芯片设计研发：揭开光鲜行业背后的真实研发细节
上个月跟一个做数字IC设计的老友吃火锅，他连灌三瓶冰啤酒，撸起袖子露出胳膊上一片红疹子，说刚从封闭开发的酒店出来，半个月没睡过超过四个小时的整觉。
外人提起芯片设计研发，总觉得是天才扎堆、拿着高薪改变世界的高端活儿，哪知道大多数时候，都是在跟看不见的Bug死磕。
芯片设计后端PR时序违例报告界面
什么概念？就好比你写完一本几十万字的小说，最后校对发现最后一页少了一个标点，可这个标点偏偏影响了整段的断句，你得重新调整全书的字号、页边距，搞不好还要动前面十几页的排版。芯片流片一次多少钱？大几百万，上千万。错一次，半年的进度就没了。很多小团队拿的是天使轮的钱，错一次直接撑不下去，只能解散走人。
网上天天有人喊“造芯片有什么难”，让他来熬三个通宵改Bug试试。说实话，绝大多数芯片设计研发的成果，都是一个Bug一个Bug改出来的，不是什么天才一拍脑袋就能灵光乍现搞出来的。
芯片设计EDA工具DRC校验结果界面
不过话说回来，这两年国内EDA的进步真的挺让人惊喜的。不少做模拟芯片EDA的厂商，已经能做到100%覆盖模拟芯片全设计流程了，价格还只有海外三大厂的一半不到，很多中小设计公司已经开始批量替换，这点真的挺提气的。但也不能瞎吹，先进数字芯片的全流程EDA，我们还差得远，得一步一步熬，急不来。
别只挤先进制程独木桥，成熟工艺芯片设计才是当下顶梁柱
打开新闻，全是3nm、5nm的消息，搞得很多人觉得芯片设计研发就得冲最先进的制程，不然就是落后。其实根本不是这么回事。
国内现在每年投产的芯片项目，八成以上都是28nm及以上的成熟制程，尤其是车规、工业控制、光伏风电这些领域，对成熟制程国产芯片的需求大得吓人，缺口一直填不上。成熟制程的芯片设计，不是你会画电路图就能做的。拿车规芯片来说，要过AEC-Q100认证，得保证在-40℃到125℃的环境下稳定工作十年，设计的时候就要预留足够的容错空间，加冗余模块，还要跟晶圆厂一起调整工艺参数，一点一滴磨，一点都不比做先进制程轻松。
就说现在新能源汽车上用的IGBT功率芯片，前几年几乎都是海外厂商垄断，这两年不少国内设计公司啃下来了，1200V的IGBT芯片，可靠性不输进口货，价格还低两成，现在装车量一年比一年高，实实在在解决了卡脖子问题，这不比天天喊着冲3nm实用？
之前很多资本热的时候，就盯着先进制程的项目，一听说你做成熟制程就觉得没想象空间，不给投。其实完全错了，芯片设计研发，能解决真实市场需求的，就是好项目。现在行业挤泡沫，不少蹭风口赚快钱的公司都退场了，剩下的都是真刀真枪做研发的。我知道好几个做工业MCU的团队，之前不声不响，去年出货量破了千万颗，活得比很多冲先进制程的公司滋润多了。
这年头，少点炒概念，多改两个Bug，比什么都强。芯片设计研发哪有什么一蹴而就的奇迹，就是一个人一个坑、一个Bug一个解法，慢慢熬出来的。路还长，我们慢慢走。
流片前最后三天，九成团队都在改收尾的Bug
很多外行人印象里，芯片设计就是画好电路图，扔给EDA工具跑一跑，就能送晶圆厂流片了。哪有这么简单。 你做一款面向中端消费电子的7nm芯片，几千万门逻辑勾连在一起，前端改一个时钟约束，后端整个布局布线都得重新跑，动不动就是几十个小时的等待，等结果出来还要一行一行翻日志找问题。去年听圈内朋友说，国内某二线芯片设计厂商，临流片前三天才发现，某个低功耗模块做过PR之后出现了隐藏的时序违例，一开始以为是EDA工具计算出错，整个团队拉着警戒线熬了三个通宵，最后发现是后端工程师改网表的时候，不小心删了一行寄生参数的约束条件。芯片设计后端PR时序违例报告界面
什么概念？就好比你写完一本几十万字的小说，最后校对发现最后一页少了一个标点，可这个标点偏偏影响了整段的断句，你得重新调整全书的字号、页边距，搞不好还要动前面十几页的排版。芯片流片一次多少钱？大几百万，上千万。错一次，半年的进度就没了。很多小团队拿的是天使轮的钱，错一次直接撑不下去，只能解散走人。
网上天天有人喊“造芯片有什么难”，让他来熬三个通宵改Bug试试。说实话，绝大多数芯片设计研发的成果，都是一个Bug一个Bug改出来的，不是什么天才一拍脑袋就能灵光乍现搞出来的。
EDA工具不是万能魔法棒，卡脖子的疼搞研发的都懂
这些年大家都知道EDA是芯片设计研发的核心卡脖子环节，可大部分人不知道，到底疼在哪里。 做先进工艺的芯片设计，全流程绕不开海外三大厂的工具，不是说国内完全做不出EDA，而是你做7nm以下的先进制程，晶圆厂提供的PDK工艺库，只有三大厂的工具能完整适配支持。你用国内工具做前端仿真没问题，到了后端布局布线，跑DRC/LVS校验的时候，动辄出来几千个误报，你查一个误报就要花两三天，耽误项目进度就是烧投资人的钱，换你你敢赌吗？ 前阵子参观过一家做车规芯片的国内初创公司，他们为了降低对海外工具的依赖，用了混合方案：前端设计用国内成熟的EDA工具，后端关键校验步骤用海外工具的授权，光是每年的EDA工具租赁成本，就占到了整体研发投入的30%以上，这个成本放在小公司身上，真的挺吓人。芯片设计EDA工具DRC校验结果界面
不过话说回来，这两年国内EDA的进步真的挺让人惊喜的。不少做模拟芯片EDA的厂商，已经能做到100%覆盖模拟芯片全设计流程了，价格还只有海外三大厂的一半不到，很多中小设计公司已经开始批量替换，这点真的挺提气的。但也不能瞎吹，先进数字芯片的全流程EDA，我们还差得远，得一步一步熬，急不来。
别只挤先进制程独木桥，成熟工艺芯片设计才是当下顶梁柱
别只挤先进制程独木桥，成熟工艺芯片设计才是当下顶梁柱
打开新闻，全是3nm、5nm的消息，搞得很多人觉得芯片设计研发就得冲最先进的制程，不然就是落后。其实根本不是这么回事。
国内现在每年投产的芯片项目，八成以上都是28nm及以上的成熟制程，尤其是车规、工业控制、光伏风电这些领域，对成熟制程国产芯片的需求大得吓人，缺口一直填不上。成熟制程的芯片设计，不是你会画电路图就能做的。拿车规芯片来说，要过AEC-Q100认证，得保证在-40℃到125℃的环境下稳定工作十年，设计的时候就要预留足够的容错空间，加冗余模块，还要跟晶圆厂一起调整工艺参数，一点一滴磨，一点都不比做先进制程轻松。
就说现在新能源汽车上用的IGBT功率芯片，前几年几乎都是海外厂商垄断，这两年不少国内设计公司啃下来了，1200V的IGBT芯片，可靠性不输进口货，价格还低两成，现在装车量一年比一年高，实实在在解决了卡脖子问题，这不比天天喊着冲3nm实用？
之前很多资本热的时候，就盯着先进制程的项目，一听说你做成熟制程就觉得没想象空间，不给投。其实完全错了，芯片设计研发，能解决真实市场需求的，就是好项目。现在行业挤泡沫，不少蹭风口赚快钱的公司都退场了，剩下的都是真刀真枪做研发的。我知道好几个做工业MCU的团队，之前不声不响，去年出货量破了千万颗，活得比很多冲先进制程的公司滋润多了。
这年头，少点炒概念，多改两个Bug，比什么都强。芯片设计研发哪有什么一蹴而就的奇迹，就是一个人一个坑、一个Bug一个解法，慢慢熬出来的。路还长，我们慢慢走。