最近炸翻行业的半导体技术突破，不止3纳米那么简单
上个月跟国内Fab的师兄喝酒，他拍着桌子说，今年行业冷是冷，但真出了几个能写进十年后教科书的东西。不是苹果发布会放出来的3纳米那么点事。
厘米级二维硫化钼半导体晶圆制备现场
说实话，这么多年行业盯摩尔定律盯傻了，所有人挤破头比谁晶体管尺寸小、谁密度高。好像尺寸不往下走，半导体就没进步了。这次真不一样，有人直接在材料根儿上改了规则。
今年年初北京大学团队公布了成果，做出了厘米级无缺陷二维单晶氧化钼晶圆。这个方向全世界啃了快二十年，之前最多也就做个指甲盖大小的样品，褶皱多、缺陷密，根本没法进量产线用。这次直接搞出了平整度小于0.1纳米的整晶圆，还能直接转移到现有硅片上，用常规半导体工艺做器件。测出来的数据，漏电率比同尺寸硅基晶体管低三个数量级。三个数量级是什么概念？手机SoC的待机时间能直接翻一倍。真的狠。
还有碳纳米管方向，清华很早就在碳管芯片上做出了原型，但是纯度问题卡了十几年，哪怕万分之一的杂质，都能让整片芯片报废。今年台积电和MIT联合搞出了新的分离提纯技术，直接把碳管纯度做到了99.9999%，已经能做出集成一亿个晶体管的碳管芯片了，实际运行速度比同制程硅基快两倍，功耗只有四分之一。
很多人只盯着台积电量产3纳米的新闻，根本没注意到这些根儿上的变化。硅基晶体管再往下缩到1纳米以下，量子隧穿的漏电就能把芯片烧成砖，物理天花板已经摆在那儿了。这些新材料突破，不是拿来炒概念股的，是真真切切给下一代芯片铺了路。
DUV多重曝光芯片制造生产线
这两年一提到半导体工艺进步，好像所有人都默认，没有ASML的EUV光刻机，就干不成大事。今年出来的几个成果，直接打了不少唱衰者的脸。
中科院微电子所今年公布的技术，用DUV多重曝光结合准分子激光退火技术，把14纳米工艺的良率拉到了跟EUV工艺差不多的水平，制造成本直接降了三分之一还多。不是说要跟EUV抢最先进制程的饭碗，但是对于很多不需要最顶级密度的芯片来说，这条路走通了，成本一下就下来了。
还有更绝的，IBM今年年初放出了纳米压印光刻的量产级成果，用纳米压印技术做出了密度和2纳米硅基相当的晶体管，良率已经摸到了量产门槛。纳米压印是什么概念？一套压印模板才几十万块钱，一台纳米压印设备的造价还不到EUV的十分之一，原来就是分辨率卡脖子，套刻对准精度不够，这次IBM全给解决了，现在已经在跟设备厂商谈试生产线的事儿了。
哪怕是一直被边缘化的X射线光刻，今年也出了大进展。美国西北大学搞出了小型化的桌面高功率稳定X射线源，已经能做7纳米级的精准刻蚀，虽然离量产还有距离，但原来已经被判死刑的路线，突然就活过来了啊。
不过话说回来，我不是说EUV要被淘汰了。只是原来全世界都挤在一条赛道上，现在突然多出来好几条备选路线，哪怕有的走得慢一点，走通了就是新天地。你说惊喜不惊喜？
最容易被忽略的，封装和架构的隐形突破
大多数普通人聊半导体，眼睛只盯着前端制程的数字，什么几纳米几纳米，好像只有尺寸才叫突破。其实现在，封装和架构带来的性能提升，已经不比制程升级小了，甚至更大。
今年台积电公布的3D Fabric高密度堆叠封装技术，把逻辑芯片和存储芯片面对面叠在一起，互联密度比上一代的2.5D封装提升了整整十倍，互联延迟直接降了90%。什么概念？原来苹果M系列吹的统一内存架构，现在直接做到了芯片内部，存储和计算之间没有PCB板的延迟了，未来跑大参数的AI模型，放在手机芯片里就能本地推理，不用总往云端传，速度快不说，隐私性也好太多。
国内这边，长电科技今年把12英寸晶圆级扇出封装的良率稳定到了99%以上，已经进入苹果的供应链，这个技术之前全球只有台积电和日月光能搞定，现在我们也站稳了脚跟。
还有架构层面，存算一体这个方向吵了快十年，一直解决不了器件一致性的问题，没法做大芯片。今年瑞芯涡流片成功了全球首款28纳米量产级存算一体大算力AI芯片，相同功耗下，AI推理性能比同制程传统GPU高三个数量级，已经上车做自动驾驶的本地推理芯片了。
原来我们说摩尔定律，就是靠缩小晶体管尺寸提升性能降功耗。现在呢？材料给了新方向，光刻多了新路线，封装和架构还能挖出来无穷的潜力。哪怕摩尔定律真的走到头了，半导体性能的提升也远没有停下来啊。
现在整个行业都在喊资本寒冬，大厂都在砍研发砍产能，裁人过冬。但是你看，真正改变行业的突破，反而都是这种时候出来的。越是冷，越有人沉下心啃硬骨头，不追热点不骗融资，真的干出来东西。
再过三五年回头看，现在这些不起眼的突破，早已经变成了你我手里更快更省电的手机，车里更安全的自动驾驶，口袋里就能跑的超级AI。这才是半导体技术突破真正该有的样子，不是发布会PPT上的数字游戏，是真真切切改变我们生活的东西。
跳出摩尔定律怪圈的新材料突破
厘米级二维硫化钼半导体晶圆制备现场
说实话，这么多年行业盯摩尔定律盯傻了，所有人挤破头比谁晶体管尺寸小、谁密度高。好像尺寸不往下走，半导体就没进步了。这次真不一样，有人直接在材料根儿上改了规则。
今年年初北京大学团队公布了成果，做出了厘米级无缺陷二维单晶氧化钼晶圆。这个方向全世界啃了快二十年，之前最多也就做个指甲盖大小的样品，褶皱多、缺陷密，根本没法进量产线用。这次直接搞出了平整度小于0.1纳米的整晶圆，还能直接转移到现有硅片上，用常规半导体工艺做器件。测出来的数据，漏电率比同尺寸硅基晶体管低三个数量级。三个数量级是什么概念？手机SoC的待机时间能直接翻一倍。真的狠。
还有碳纳米管方向，清华很早就在碳管芯片上做出了原型，但是纯度问题卡了十几年，哪怕万分之一的杂质，都能让整片芯片报废。今年台积电和MIT联合搞出了新的分离提纯技术，直接把碳管纯度做到了99.9999%，已经能做出集成一亿个晶体管的碳管芯片了，实际运行速度比同制程硅基快两倍，功耗只有四分之一。
很多人只盯着台积电量产3纳米的新闻，根本没注意到这些根儿上的变化。硅基晶体管再往下缩到1纳米以下，量子隧穿的漏电就能把芯片烧成砖，物理天花板已经摆在那儿了。这些新材料突破，不是拿来炒概念股的，是真真切切给下一代芯片铺了路。
绕开EUV光刻机的新路线惊喜
DUV多重曝光芯片制造生产线
这两年一提到半导体工艺进步，好像所有人都默认，没有ASML的EUV光刻机，就干不成大事。今年出来的几个成果，直接打了不少唱衰者的脸。
中科院微电子所今年公布的技术，用DUV多重曝光结合准分子激光退火技术，把14纳米工艺的良率拉到了跟EUV工艺差不多的水平，制造成本直接降了三分之一还多。不是说要跟EUV抢最先进制程的饭碗，但是对于很多不需要最顶级密度的芯片来说，这条路走通了，成本一下就下来了。
还有更绝的，IBM今年年初放出了纳米压印光刻的量产级成果，用纳米压印技术做出了密度和2纳米硅基相当的晶体管，良率已经摸到了量产门槛。纳米压印是什么概念？一套压印模板才几十万块钱，一台纳米压印设备的造价还不到EUV的十分之一，原来就是分辨率卡脖子，套刻对准精度不够，这次IBM全给解决了，现在已经在跟设备厂商谈试生产线的事儿了。
哪怕是一直被边缘化的X射线光刻，今年也出了大进展。美国西北大学搞出了小型化的桌面高功率稳定X射线源，已经能做7纳米级的精准刻蚀，虽然离量产还有距离，但原来已经被判死刑的路线，突然就活过来了啊。
不过话说回来，我不是说EUV要被淘汰了。只是原来全世界都挤在一条赛道上，现在突然多出来好几条备选路线，哪怕有的走得慢一点，走通了就是新天地。你说惊喜不惊喜？
最容易被忽略的，封装和架构的隐形突破
最容易被忽略的，封装和架构的隐形突破
大多数普通人聊半导体，眼睛只盯着前端制程的数字，什么几纳米几纳米，好像只有尺寸才叫突破。其实现在，封装和架构带来的性能提升，已经不比制程升级小了，甚至更大。
今年台积电公布的3D Fabric高密度堆叠封装技术，把逻辑芯片和存储芯片面对面叠在一起，互联密度比上一代的2.5D封装提升了整整十倍，互联延迟直接降了90%。什么概念？原来苹果M系列吹的统一内存架构，现在直接做到了芯片内部，存储和计算之间没有PCB板的延迟了，未来跑大参数的AI模型，放在手机芯片里就能本地推理，不用总往云端传，速度快不说，隐私性也好太多。
国内这边，长电科技今年把12英寸晶圆级扇出封装的良率稳定到了99%以上，已经进入苹果的供应链，这个技术之前全球只有台积电和日月光能搞定，现在我们也站稳了脚跟。
还有架构层面，存算一体这个方向吵了快十年，一直解决不了器件一致性的问题，没法做大芯片。今年瑞芯涡流片成功了全球首款28纳米量产级存算一体大算力AI芯片，相同功耗下，AI推理性能比同制程传统GPU高三个数量级，已经上车做自动驾驶的本地推理芯片了。
原来我们说摩尔定律，就是靠缩小晶体管尺寸提升性能降功耗。现在呢？材料给了新方向，光刻多了新路线，封装和架构还能挖出来无穷的潜力。哪怕摩尔定律真的走到头了，半导体性能的提升也远没有停下来啊。
现在整个行业都在喊资本寒冬，大厂都在砍研发砍产能，裁人过冬。但是你看，真正改变行业的突破，反而都是这种时候出来的。越是冷，越有人沉下心啃硬骨头，不追热点不骗融资，真的干出来东西。
再过三五年回头看，现在这些不起眼的突破，早已经变成了你我手里更快更省电的手机，车里更安全的自动驾驶，口袋里就能跑的超级AI。这才是半导体技术突破真正该有的样子，不是发布会PPT上的数字游戏，是真真切切改变我们生活的东西。